①芯片尺寸的擴大能保證TSV（硅通孔）工藝的穩(wěn)定性，同時便于散熱； ②三星電子在HBM4核心芯片中采用1c DRAM技術，目前良率約60%； ③SK海力士和美光在其HBM4芯片中使用了與HBM3E相同的1b DRAM芯片。
《科創(chuàng)板日報》3月1日訊 隨著英偉達Vera Rubin出貨節(jié)點日益臨近，存儲巨頭圍繞HBM4市場份額的霸權爭奪戰(zhàn)已然打響。
三星率先亮出底牌。據(jù)ZDNet Korea近日報道，三星電子決定增大其第六代10nm級DRAM芯片的尺寸，從而同時提升DRAM和HBM4的性能。據(jù)悉，芯片尺寸的擴大能保證TSV（硅通孔）工藝的穩(wěn)定性，HBM4由于I/O數(shù)量增加，需要在DRAM中設置更多的TSV孔。
當三星的DRAM擁有更大的可用面積，TSV布局方面即可獲得更大的靈活性，如降低了TSV密度，便于散熱并確?？煽啃?/strong>。
問題在于，增大DRAM尺寸或意味著利潤縮水——因將減少每片晶圓可生產(chǎn)的芯片數(shù)量。此外，三星電子在HBM4核心芯片中采用了領先競爭對手一代的1c DRAM技術，然而1c DRAM的良率仍然只有60%左右，其正集中精力提高良率，同時搶先為英偉達大規(guī)模生產(chǎn)HBM4。
不過，三星對其尖端工藝充滿信心，其在日前舉行的HBM4量產(chǎn)啟動儀式上宣稱：“從HBM4開發(fā)之初，我們就設定了超越JEDEC（聯(lián)合電子設備工程委員會）標準的性能目標”，并且“從量產(chǎn)之初，我們就確保了穩(wěn)定的良率和行業(yè)領先的性能，而無需重新設計?！?/p>
資料顯示，JEDEC最初僅將HBM4的性能標準設定為8 Gbps，但內存供應商最近將其提高到11.7 Gbps，并與英偉達一起進行了測試。
橫向對比來看，針對HBM控制器的基礎芯片，三星采用自家晶圓代工廠的4nm工藝進行量產(chǎn)，相比SK海力士采用臺積電工藝的12nm工藝有了顯著提升。此外，SK海力士和美光在其HBM4芯片中使用了與HBM3E相同的1b DRAM芯片。
在HBM4銷售上，三星已取得些許優(yōu)勢。根據(jù)市場調查機構Omdia的報告，三星電子2025年第四季DRAM市占率達36.6%，SK海力士以32.9%屈居第二，主要得益于三星第六代高帶寬內存HBM4的銷售增長。
另一方面，SK海力士在量產(chǎn)進度上進行追趕。據(jù)此前報道，SK海力士將其位于清州的“HBM4專用工廠”M15X工廠的量產(chǎn)計劃提前了四個月，于本月開始量產(chǎn)用于HBM4的1b DRAM晶圓。該工廠初期規(guī)劃約為1萬片，預計到今年底將提升至數(shù)萬片。
根據(jù)TrendForce集邦咨詢最新HBM產(chǎn)業(yè)研究，預期英偉達Rubin平臺量產(chǎn)后，將帶動HBM4需求。目前三大存儲器原廠的HBM4驗證程序已進展至尾聲，預計將在2026年第二季陸續(xù)完成。其中，三星憑借最佳的產(chǎn)品穩(wěn)定性，預期將率先通過驗證，SK海力士、美光隨后跟上，可望形成三大廠供應英偉達HBM4的格局。
圖片
